## **COPYING CONTROL DEVICE**

Publication number: JP60149058
Publication date: 1985-08-06

Inventor: MIYAWAKI SHIYOUZOU; SAWAMURA TADAHIDE

Applicant: RICOH KK

Classification:

- international: G03G15/00; G03G15/00; (IPC1-7): G03G15/00


- european: G03G15/00C

Application number: JP19840003640 19840113 Priority number(s): JP19840003640 19840113

Report a data error here

#### Abstract of JP60149058

PURPOSE:To shorten a software development designing period and a software debugging period and to improve the reliability of software by forming a subroutine control table. CONSTITUTION: The titled device consists of a main routine 1, a subroutine group 2, a subroutine control table 3, and a priority determining register 4. After turning on a power supply, a stack pointer is set up at first, the whole area of a RAM constituting the priority determining register 4 is cleared, and after setting up the register, the execution of the control table 3 is specified from its head. In the succeeding step, AND between the register and the status is found out, and if the result is "0", the operation is backed. When the result is not "0", the operation is branched to the subroutine. Thus, the priority in the execution speed of the subroutine is defined on the control table 3 in each subroutine, so that the operation to be executed accurately can be selectively controlled.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

@特許出願公告

#### ⑫ 特 許 公 報(B2)

 $\Psi 5 - 14930$ 

®Int. Cl. 5

識別記号

庁内整理番号

❷❸公告 平成5年(1993)2月26日

# G 03 G 15/00

3 1 0 3 0 1

9189-5B 8004-2H

発明の数 1 (全4頁)

❷発明の名称 制御装置

> 创特 顧 昭59-3640

Pab. No.

❷公 閉 昭60−149058

魯田 願 昭59(1984)1月13日

❷昭60(1985)8月6日

**②発明者** 宮 監 省三 ②発 明 者 沢 村 忠 秀 の出 随 人

東京都大田区中馬込1丁目3番6号 株式会社リコー内 東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

株式会社リコー 100代 理 人 弁理士 武 顯次郎

審 査 官 林

1

2

## <table-row>

制御対象の複数の制御手順をそれぞれ記憶す る第1記憶手段と、

前記制御手順の実行上の選択情報を表す複数ビ せてそれぞれ配憶する第2記憶手段と、

前記第1の符号化情報と同一のピット数で構成 され、その中の1ピツトのみハイレベルに設定さ れる第2の符号化情報を配憶する第3配憶手段 ٤,

全ての前記第1の符号化情報に亙つて、該第1 の符号化情報と前記第2の符号化情報との各ピッ ト毎の論理積を順次、演算する演算手段と、

第2記憶手段に記憶されている前記第2の符号 化情報のハイレベルのピツト位置を順次、シフト 15 を目的とするものである。 させる符号化情報更新手段と、

前配符号化情報更新手段が更新した全ての前記 第2の符号化情報に亙つて、前記演算手段が演算 した演算結果に従つて、前記演算手段がハイレベ 応する前記制御手順を順次、実行する制御手段と を備えた制御装置。

## 発明の詳細な説明

#### (技術分野)

本発明はマイクロプロセツサ使用システムに関 25 するものであり、特に彼写装置のサブルーチン実 行制御方式に係るものである。

## (従来技術)

従来、マイクロブロセツサを搭載した被写制御 装置においては、それぞれモードの異なる各装置 (機種) 毎に異なつたソフトウェアを設計し、デ ツトの第1の符号化情報を前配制御手順に対応さ 5 イパツグを実施していた。しかしながら、この様 な制御装置方式ではソフトウェアの設計期間が多 く、デイバッグ期間が多いという欠点の他、信頼 性が低下するという問題もあつた。

## (付付)

本発明はこの様な従来例の欠点に鑑みてなされ 10 たものであり、類以規模の操作モードの異なる複 数の装置にわたり、共通なソフトウェアを用いる ことにより、ソフトウェアの開発設計期間、ディ パッグの期間を短縮し、信頼性の向上を計ること

#### (構成)

以下本発明の構成を図示の実施例に基づき説明 する。

第1図は本発明のサブルーチン管理テーブル、 ル信号を出力した時の前記第1の符号化情報に対 20 第2図は前記サブルーチン管理テーブルの優先度 ステータスとの比較により、サブルーチンの実行 可否を決定する優先度決定レジスタを示すもので あり、また第3図が本発明を説明するためのソフ トウェア構成プロツク図である。

> 尚、第3図のメインルーチン, サブルーチン 群、及びサブルーチン管理テーブルは読み出し専 用記憶素子(ROM)に、優先度決定レジスタは

読み書き両用配憶素子 (RAM) に設けられてい る。

第1図aは各番地 (10~19番地) における内 容、即ち、サブルーチンAの優先度ステータスで あるとか、サブルーチンAの先頭アドレスである 5 とかを示す。また同図bはaの各番地に対応する 0.1信号の組み合わせである。

また第3図において1はメインルーチン、2は サブルーチン群、3はサブルーチン管理テープ 尚、信号の流れは図に示す通りである。

次に第3図の構成プロック図にて動作概要を述 べると、メインルーチン1は先ず先度決定レジス タ4を、"00000001" に設定するのにひき続き、 管理テーブル3のCOで示されるサブルーチンAの 15 優先度ステータス"00000001"とアンドをとり、 結果が0にならないので次の(11)で示されるサ ブルーチンAの先頭アドレス (0C210H) を分岐 先として分岐する。

ステータス"00000010"とアンドをとり、結果が 0に成るので次の(13)で示されるサブルーチン Bへは分岐しない。

以上の様にして1回目の走査ではサブルーチン A、Y、Zを実行する。

管理テーブル3の最終サブルーチン即ち第1図 の2では、再び管理テーブル3の先頭である00分 ら開始する様に設定するとともに、優先度決定レ ジスタ4を左に1ピットシフトする。 即ち "00000010"とする。

この様にして2回目の走査ではサブルーチン B, Y, Zを実行する。同様にして3回目の走査 ではサブルーチンX、Y、Zを実行する。また4 回目の走査ではY,Zを実行する。これらの走査

走査回数	実行ルーチン			
1,9,17,25,	AY\Z			
2, 10, 18, 26,	B···Y、Z			
3,11,19,27,	X, Y,Z			
4, 12, 20, 28,	Y\Z			

走査回數	実行ルーチン
5, 13, 21, 29,	·····Y、Z
6, 14, 22, 30,	Y,Z
7、15、23、31、…	X,Y,Z
8, 16, 24, 32,	•••••Y\Z

この様にして、サブルーチンの実行速度上の優 ル、4は優先度決定レジスタをそれぞれ示す。 10 先限を各サブルーチン毎に管理テーブル3上で定 養することにより、精度が要求される動作を選択 的に管理することが出来る。

> 第4図は以上の制御動作を説明するための概略 フローチヤートである。

即ち、電源投入後、まず、優先度決定レジスタ が設けられているRAMの全領域をクリアし(S ー 1 )、優先度決定レジスタに初期値を設定する (S-2)。次に、ポインタの値を管理テーブル3 の最初のサブルーチンの先頭アドレスの値に設定 次に (12) で示されるサブルーチンBの優先度 20 する (S-3)。次のステップS-4では、優先 度決定レジスタの設定値とポインタが示すサブル ーチンの優先度ステータスの値の論理穳を取り、 Oかどうかを判定する。その結果Yesならば、ポ インタの値に2を加算して、管理テーブル3の次 25 のサブルーチンの先頭アドレスの値を指し示すよ うにした後 (S-5)、ステップS-4に戻る。 判定結果がNoならば、ポインタの値に1を加算 し (S-6)、ポインタが指し示すサブルーチン に分岐する (S-7)。そして、当該サブルーチ 30 ンが最終サブルーチンかどうかを判定し(S-8). 判定結果がNoならば、ポインタの値に1を 加算し、管理テーブル3の次のサブルーチンの先 類アドレスの値を指し示すようにした後(Sー 9)、ステップSー4に戻る。判定結果がYesな 回数と実行ルーチンをまとめると次表の様にな 35 らば、優先度決定レジスタの設定値を1ピツト左 ヘシフトさせた後 (S-10)、ステップS-4に 戻る。

# (幼果)

本発明は以上述べた通りのものであり、本発明 40 によれば、第1の符号化情報を適宜設定すること により、異なる装置であつてもソフトウエアを共 通化する事が可能になるから、ソフトウエア開発 設計期間の短縮及びソフトウェアディパッグ期間 の短縮が計れ、ソフトウエア信頼性の向上が期待 5

出来る。さらに制御精度の向上も計れるという効果がある。

# 図面の簡単な説明

第1図は本発明のサブルーチン管理テーブルを示し、aは番地の内容、bはその0.1信号内容を 5

それぞれ示す図、第2図は優先度限定レジスタを示す図、第3図は本発明の一実施例に係る制御プロック図、第4図はその動作フローチャートである。


3……サブルーチン管理テーブル。

第1図

(a)		(b)							
サブルーテンAの機構及ステータス		O	0	0	.0	0	0	0	1
が の先 鏡 アドレス							0		
サブルーチンBの優先度ステータス		1					Ö		0
ク の先頭アドレス		0	Ö	0	0	0	0	7	0
~		0			-		0		
		1	0	0	0	0	0	0	1
サブルーチンメの優先度2千-92		4						*	=
5 の先額アドレス		0	7	0	0	0	7	0	0
サブルーチングの・優先度ステータス		7	1	0	0	7	0	7	0
・の先頭でにス		O	1	0	0	0	0	0	0
サブルチンZの侵免を及びタス		1	1	1	1	1	1	1	1
s の先頭アドレス		0	0	0	0	0	0	1	0
		0	1	0	0	0	I	0	0
	**, ***	1	Ī	1	1	1	1	1	1
		0	Î	1	0	0	1	0	Ō
	`•;	0		0	0	1	1	0	0

第2図

第3図



第4図

